Objectifs
L’objectif est d’apporter les compétences et le savoir-faire nécessaires pour concevoir et mettre en œuvre, sur FPGA, des algorithmes DSP complexes qui sont principalement utilisés dans les systèmes de télécommunication. Le savoir-faire et la méthodologie acquis au cours de la formation aideront à faciliter la conception d’autres blocs DSP
Type de public
Cette formation s’adresse aux ingénieurs et aux concepteurs DSP, qui ont l’intention de réaliser le traitement du signal dans un FPGA
Prérequis
Des connaissances en électronique générale, en traitement du signal et en FPGA
Configuration
- Ordinateur récent (i5 ou i7) et un 2ème écran
- Windows 10 64 bits
- Minimum 6 GO de RAM
- Résolution recommandée : 1920 x 1080
Moyen Pédagogique
- Présentiel ou à distance
- Présentation par vidéo projecteur et partage de l’écran du formateur
- Fourniture du manuel de formation (théorique et exercice)
- Fourniture pour la prise de note et une clé USB pour la sauvegarde des fichiers de formation
- Xilinx Vivado System Edition
Contenu
Jour 1 :
- Théorie utile pour le Traitement Numérique de Signal
- Représentations à virgule fixe et flottante pour DSP
- Techniques de conception de filtres numériques
- Détails du blocs Xilinx DSP48
Jour 2 :
- Traitement des signaux multi-débits (Multi-rate)
- Traitement numérique des signaux en Bande de Base
- Digital Up Conversion (DUC)
- Digital Down Conversion (DDC)
Jour 3 :
- Les techniques et défis de l’interface FPGA avec ADC/DAC haute vitesse
- Techniques de filtrage pour des taux d’échantillonnage extrêmement élevés
- Optimisations du filtrage FPGA et techniques de réduction des ressources
- Techniques de filtrage FPGA avec moins ou pas de multiplicateur DSP
Nous viserons à réaliser 4 exercices parmi la liste ci-dessous :
- Conception & Implémentation d’un filtre FIR
- Conception & Implémentation d’un filtre CIC
- Conception & Implémentation d’un filtre polyphasé
- Conception & Implémentation d’un Digital Up Converter (DUC)
- Conception & Implémentation d’un Digital Down Converter (DDC)
- Conception & Implémentation d’un filtre FIR avec 0 ressources DSP
Encadrement
Ingénieur électronique depuis 25 ans – Expert en conception FPGA et en traitement du signal
Sanction et modalité de suivi
- Fiches de présence émargées
- Enquête de satisfaction
- Remise d”une attestation avec évaluation des acquis
Durée – Délais d’inscription – Tarif
Cette formation dure 3 jours, l’inscription doit être validée au plus tard 2 jours avant la date de session. Le tarif est 2400€ HT par personne pour une participation à une formation planifiée en inter-entreprise.
Lieu de formation
Dans les locaux de EDA Expert pour une formation en présentiel en inter entreprise.