HDL Works

Spécialisée dans le monde du front-end, la société HDL Works se positionne plus particulièrement dans le domaine du FPGA et du PCB, proposant des solutions permettant de concevoir une application FPGA quel que soit le fondeur ; des solutions de codesign brisant ainsi le mur entre le développement FPGA et la conception du PCB…

Solution logicielle

IO Checker
Conntrace
EASE
HDL Companion

IO Checker est un véritable outil de codesign des signaux E/S entre le monde du FPGA et celui du PCB.

Fonction de vérification

  • Quel que soit votre outil de CAO électronique pour le circuit imprimé (Altium, Cadence, Mentor, Zuken), quel que soit votre FPGA (Intel, Microship, Lattice, Xilinx), I/O Checker vérifie la correspondance des signaux (E/S, Power, Paire différentielle…) entre les pins du FPGA et les signaux du circuit imprimé, en quelques minutes
  • Visualisation des signaux à travers le boîtier du composant
  • Personnalisation des règles de vérification avec les expressions régulières
  • Sélection d’un FPGA alternatif pour la vérification

Fonction de conversion du FPGA vers PCB

  • A partir d’un simple fichier CSV, ou d’un simple Top HDL accompagné du fichier de contrainte de pinout, IO Checker est capable de générer le schématique du PCB en plaçant le symbole du FPGA et en affectant automatiquement le nom des signaux, pour un projet PCB sous Altium Designer ou sous Cadence Allegro.

Fonction de conversion du PCB vers FPGA 

A partir d’une simple netlist du projet PCB, IO Checker est capable de générer le fichier de contrainte d’E/S du projet FPGA, quel que soit le FPGA et quel que soit le logiciel utilisé.

ConnTrace vous aide à vérifier la correspondance des signaux inter-cartes, lorsqu’elles sont connectées à l’aide d’un fond de panier, d’un connecteur…, quel que soit l’outil CAO électronique (Altium, Cadence, Mentor, Zuken…)

Traçabilité des signaux à travers les cartes pour un système complet multi-cartes connectées :

  • Comparaison des signaux inter-cartes
  • Personnalisation des règles de vérification
  • Définition des exceptions
  • Rapport en HTML

Traçabilité de tous les signaux, y compris ceux du FPGA, à travers toutes les cartes connectées dans un système complet

Quel que soit votre FPGA, EASE est un outil Front end de conception FPGA collaborative, avec une organisation hiérarchique de votre projet, incluant les interfaces vers les outils fondeurs de FPGA, et des simulateurs fonctionnels. Il permet aussi la vérification du respect des règles du codage HDL (Linting), et la génération du rapport en format HTML du projet FPGA.

HDL Companion est l’outil complémentaire des logiciels des fondeurs de FPGA (Vivado, Quartus, Diamond, Libero), permettant :

  • Visualisation de l’organisation hiérarchique d’un projet FPGA
  • Navigation à travers les Signal, Variable, Process, Entity, Component…
  • Vérification du respect des règles du codage HDL (Linting)

Site Web de l’éditeur

#PCB
#
FPGA
#IO
#
CONTRAINTE
#
MULTI-CARTES

Retour en haut