Métier

Objectifs

Cette formation permet de se plonger en profondeur dans le langage VHDL. L’objectif est de savoir écrire du code VHDL-2008 de haute qualité qui reflète les meilleures pratiques de l’industrie. Les TestBenchs et les méthodologies de vérification fonctionnelle seront basés sur les modèles UVVM et OSVVM.

Type de public

Cette formation s’adresse aux ingénieurs et aux concepteurs FPGA, qui ont l’intention de réaliser des applications avec un FPGA

Prérequis

Des connaissances en électronique générale et sur les FPGA

Configuration

  • Ordinateur récent (i5 ou i7)
  • Windows 10 64 bits
  • Minimum 6 GO de RAM
  • Résolution recommandée : 1920 x 1080

Moyen Pédagogique

  • Présentiel ou à distance
  • Présentation par vidéo projecteur et partage de l’écran du formateur
  • Fourniture du manuel de formation (théorique et exercice)
  • Fourniture pour la prise de note et une clé USB pour la sauvegarde des fichiers de formation
  • AMD (Xilinx) Vivado System Edition

Contenu

  • Principe du langage VHDL pour FPGA
  • Bibliothèque VHDL
  • Design synchrone et les contraintes de timing
  • Simulation – Synthèse – Place / routage
  • VHDL Package – Function – Procedures
  • For-loop / Statement
  • Digital Up Conversion (DUC)
  • Record / Aggregates
  • Techniques pour le paramétrage et la réutilisation des blocs VHDL
  • Machines d’état
  • Initialisation synchrone et asynchrone
  • Domaines d’horloge – initialisation – stabilité
  • VHDL arithmetic operators
  • Analyse de timing
  • Testbench
  • Couverture de test – vérification par simulation

Des exercices seront abordés parmi la liste ci-dessous :

  • Reset circuit best practices
  • Data clock crossing best practices
  • Conception d’une machine d’état
  • Conception d’un module FIFO
  • Implantation des mémoires dual-port
  • Transfert des données DDR
  • Création de Testbench

Encadrement

Ingénieur électronique depuis 25 ans – Expert en conception FPGA et en traitement du signal

Sanction et modalité de suivi

  • Fiches de présence émargées
  • Enquête de satisfaction
  • Remise d »une attestation avec évaluation des acquis

Durée – Délais d’inscription – Tarif

Cette formation dure 3 jours, l’inscription doit être validée au plus tard 2 jours avant la date de session. Le tarif est 2400€ HT par personne pour une participation à une formation planifiée en inter-entreprise.

Lieu de formation

La formation en inter-entreprise se déroule à distance ou en présentiel.

Sessions de formation en inter-entreprise à venir

Nous consulter

Objectifs

L’objectif est d’apporter les compétences et le savoir-faire nécessaires pour concevoir et coder des modules HDL pour des architectures FPGA complexes afin de cibler la mise en œuvre de protocoles de communication à haut débit utilisant les émetteurs-récepteurs (transceivers) intégrés dans un FPGA

Type de public

Cette formation s’adresse aux ingénieurs Firmware / FPGA qui ont l’intention de maîtriser les transceivers FPGA au niveau système pour l’établissement d’une communication haut débit

Prérequis

Des connaissances en électronique générale, en VHDL ou en Verilog et en architecture FPGA

Configuration

  • Ordinateur récent (i5 ou i7)
  • Windows 10 64 bits
  • Minimum 6 GO de RAM
  • Résolution recommandée : 1920 x 1080

Moyen Pédagogique

  • Présentiel ou à distance
  • Présentation par vidéo projecteur et partage de l’écran du formateur
  • Fourniture du manuel de formation (théorique et exercice)
  • Fourniture pour la prise de note et une clé USB pour la sauvegarde des fichiers de formation
  • AMD (Xilinx) Vivado System Edition

Contenu

Jour 1

  • Architecture et ressources des transceivers (exemple AMD)
  • Approfondissement des blocs transceivers (exemple Kintex/Virtex 7, Zynq UltraScale+ MPSoC)
  • Exigences de l’horloge de synchronisation des transceivers
  • Exigences des transceivers FPGA pour le routage d’un circuit imprimé
Transceiver Xilix

Jour 2

  • Approfondissement sur les schémas de codage utilisés pour la communication à haut débit (8b/10b, … 128b/130b)
  • Mise en place dans le FPGA des protocoles de communication à haut débit les plus utilisés (JESD204B, CPRI, Aurora, PCIe…)
  • Les protocoles AXI4, AXI stream et le Network on- Chip (NoC) Communication à Packet et à latence déterministe
Diagramme de l'oeil pour l'intégrité du signal

Jour 3

  • Interfaçage des transceivers avec des modules externes ADC/DAC/Optique/…
  • Techniques de synchronisation multi-voies entre transceivers Contrôle de plusieurs transceivers à partir d’un CPU embarqué
  • Interfaçage FPGA avec des mémoires externes haut-débit

Nous viserons à réaliser 4 exercices parmi la liste ci-dessous :

  • Analyse de l’IBERT d’une liaison haut-débit et rattrapage des imperfections du PCB
  • Interfaçage et synchronisation du FPGA avec ADC/DAC parallèle haute vitesse
  • Interfaçage et synchronisation FPGA avec ADC/DAC multi-voies haute vitesse
  • Implémentation d’une liaison optique Multi-Gigabit avec les transceivers
  • Interfaçage avec les transceivers FPGA à partir du CPU interne
  • Implémentation d’un « eye-scan » software à partir du CPU interne

Encadrement

Ingénieur électronique depuis 25 ans – Expert en conception FPGA et en communication haut débit

Sanction et modalité de suivi

Durée – Délais d’inscription – Tarif

Cette formation dure 3 jours, l’inscription doit être validée au plus tard 2 jours avant la date de session. Le tarif est 2400€ HT par personne pour une participation à une formation planifiée en inter-entreprise.

Lieu de formation

En présentiel ou à distance sur site, ou bien à distance en session inter entreprise.

Sessions de formation en inter-entreprise à venir

Nous consulter

Objectifs

L’objectif est d’apporter les compétences et le savoir-faire nécessaires pour concevoir et mettre en œuvre, sur FPGA, des algorithmes DSP complexes qui sont principalement utilisés dans les systèmes de télécommunication. Le savoir-faire et la méthodologie acquis au cours de la formation aideront à faciliter la conception d’autres blocs DSP

Type de public

Cette formation s’adresse aux ingénieurs et aux concepteurs DSP, qui ont l’intention de réaliser le traitement du signal avec un FPGA

Prérequis

Des connaissances en électronique générale, en traitement du signal et en FPGA

Configuration

  • Ordinateur récent (i5 ou i7)
  • Windows 10 64 bits
  • Minimum 6 GO de RAM
  • Résolution recommandée : 1920 x 1080

Moyen Pédagogique

  • Présentiel ou à distance
  • Présentation par vidéo projecteur et partage de l’écran du formateur
  • Fourniture du manuel de formation (théorique et exercice)
  • Fourniture pour la prise de note et une clé USB pour la sauvegarde des fichiers de formation
  • AMD (Xilinx) Vivado System Edition

Contenu

Jour 1 :

  • Théorie utile pour le traitement de signal numérique
  • Représentations à virgule fixe ou flottante pour DSP
  • Techniques de conception de filtres numériques
  • Détails du blocs DSP

Jour 2 :

  • Traitement des signaux multi-débits (Multi-rate)
  • Traitement des signaux en Bande de Base
  • Digital Up Conversion (DUC)
  • Digital Down Conversion (DDC)

Jour 3 :

  • Techniques et défis de l’interface FPGA avec ADC/DAC
  • Techniques de filtrage pour des taux d’échantillonnage extrêmement élevés
  • Optimisations du filtrage FPGA et techniques de réduction des ressources
  • Techniques de filtrage FPGA avec moins ou pas de bloc DSP

4 exercices seront abordés parmi la liste ci-dessous :

  • Conception & Implémentation d’un filtre FIR
  • Conception & Implémentation d’un filtre CIC
  • Conception & Implémentation d’un filtre polyphasé
  • Conception & Implémentation d’un Digital Up Converter (DUC)
  • Conception & Implémentation d’un Digital Down Converter (DDC)
  • Conception & Implémentation d’un filtre FIR sans bloc DSP

Encadrement

Ingénieur électronique depuis 25 ans – Expert en conception FPGA et en traitement du signal

Sanction et modalité de suivi

Durée – Délais d’inscription – Tarif

Cette formation dure 3 jours, l’inscription doit être validée au plus tard 2 jours avant la date de session. Le tarif est 2400€ HT par personne pour une participation à une formation planifiée en inter-entreprise.

Lieu de formation

La formation en inter-entreprise se déroule à distance, à distance ou en présentiel pour une session sur site.

Sessions de formation en inter-entreprise à venir

Nous consulter

Objectifs

Les cartes électroniques dites « High-Speed » sont caractérisées par la présence de liaisons à temps de commutation rapides et de liaisons différentielles multi-gigabits pour lesquelles le respect de l’intégrité des plans et du signal est critique. Il s’agit d’élaborer en toute sérénité des circuits imprimés véhiculant des signaux de fréquences élevées ou à temps de commutation rapides.

Type de public

Cette formation est destinée aux électroniciens et aux concepteurs de circuit imprimé en complétant leurs compétences avec des éléments qui permettent d’élaborer en toute sérénité, des circuits imprimés véhiculant des signaux de fréquences élevées ou à temps de commutation rapides.

Prérequis

Connaissances en électronique et en conception du circuit imprimé

Configuration

  • Ordinateur du type bureautique

Moyen Pédagogique

  • Présentiel ou à distance
  • Présentation par vidéo projecteur et partage de l’écran du formateur
  • Fourniture du manuel de formation (théorique et exercice), le référentiel technique ainsi qu’une bibliothèque de publications sur la conception de PCB, plusieurs logiciels et feuilles de calculs (calculs d’impédance des pistes et des vias, affaiblissement du signal, diaphonie, longueur critique des lignes de transmission, capacité en courant des pistes et des vias et plages de dissipation thermique) à titre d’exemple
  • Fourniture pour la prise de note et une clé USB pour la sauvegarde des fichiers de formation

Contenu

  • La méthodologie de conception en quelques mots
  • L’IPC et ses recommandations : pourquoi les prendre en compte (ou pas…)
  • La physique, la compatibilité électromagnétique et le tracé des circuits imprimés
  • Les matériaux (caractéristiques et coûts)
  • Méthode de conception du stackup : évaluation du nombre de couches à partir du schéma
  • Conception des réseaux d’alimentation (PDN) et intégrité des plans (PI)
  • Dimensionnement et calculs des impédances, des inductances et capacité parasites des pistes
  • Les guides d’ondes sur PCB
  • Les vias : traversants, borgnes, enterrés, la technologie HDI
  • Le comportement thermique des pistes et des thermo-vias (optimisation thermique du PCB)
  • La conception des empreintes et la conformité IPC-7351B
  • La revue de schémas et les contraintes de routage (DRC) (calculs des budgets temporels)
  • La topologie, l’implantation et le routage des mémoires DDR3 – DDR4
  • Le routage des paires différentielles LVDS – HDMI – PCIe – SATA – USB
  • L’impédance différentielle des pistes et des vias
  • Longueur critique des liaisons asymétriques : rebonds et adaptation d’impédance
  • Le routage des horloges, des bus parallèles rapides
  • La diaphonie et l’atténuation du signal : théorie et calculs
  • L’origine et l’atténuation du bruit lié à la conception du PCB
  • L’implantation et le routage des circuits analogiques sensibles (ADC, Codecs, RF)
  • Le « Fanout » et le routage de sortie des circuits BGA
  • L’intégrité du signal, la simulation, les fichiers Spice et IBIS
  • Gestion d’un dossier de justification de routage qui reprend les données de CAO (plans d’alimentation et signaux) et valide automatiquement les exigences de conception

Les modèles de calculs et leur validité (IPC317-D ou IPC-2141A) sont utilisés pour les impédances, la diaphonie, l’affaiblissement du signal, les longueurs critiques, l’adaptation des lignes de transmission


Encadrement

Ingénieur électronique depuis plus de 35 ans – Expert en conception et en routage

Sanction et modalité de suivi

  • Fiches de présence émargées et test sous forme de QCM
  • Enquête de satisfaction
  • Remise d »une attestation avec évaluation des acquis

Durée – Délais d’inscription – Tarif

Cette formation dure 3 jours, l’inscription doit être validée au plus tard 2 jours avant la date de session. Le tarif est 2400€ HT par personne pour une participation à une formation planifiée en inter-entreprise.

Lieu de formation

Dans les locaux de EDA Expert pour une formation en présentiel en inter entreprise, à distance, ou sur site.

Sessions de formation en inter-entreprise et en présentiel à venir

25/06/2024 au 27/06/2024 – 9 h 00 à 17 h 00

Sessions de formation en inter-entreprise à distance à venir

Nous consulter

Objectifs

L’objectif est d’apporter à l’électronicien, des connaissances sur la gestion des risques thermiques sur une carte électronique et les mettre en pratique avec l’utilisation du logiciel de simulation thermique TRM. Le logiciel TRM permet à l’électronicien lors de la conception, de détecter les risques thermiques (les points chauds), de corriger, d’optimiser avant la fabrication du circuit imprimé.

Type de public

Cette formation est destinée aux ingénieurs et aux techniciens qui conçoivent des cartes électroniques.

Partenaire

ADAM Research

Prérequis

Cette formation est dispensée en anglais, une connaissance en anglais technique est demandé. Des connaissances en électronique générale sont requises, et aucun prérequis en algorithme mathématique.

Configuration

Configuration logicielle :

  • TRM

Configuration matérielle :

  • Ordinateur récent (i5 ou i7)
  • Windows 10 64 bits
  • Minimum 6 GO de RAM
  • Résolution recommandée : 1920 x 1080

Moyen Pédagogique

  • Présentiel ou en ligne
  • Présentation par vidéo projecteur et partage de l’écran du formateur
  • Fourniture du manuel de formation (théorique et exercice) et d’une licence temporaire du simulation TRM de l’éditeur ADAM Research
  • Fourniture pour la prise de note et une clé USB pour la sauvegarde des fichiers de formation

Contenu

Mythes et légendes sur le refroidissement des PCBs : quelle est la réalité ?

  • Introduction à la thermique
  • Contraintes liées à la miniaturisation
  • Imprécision des datasheets
  • Température des composants
  • Résistance thermique
  • Température ambiante
  • Conductivité et transfert de chaleur
  • Matériaux, couches métalliques
  • Vias thermiques
  • Couches de cuivre et chaleur transitoire
  • Dissipation des pistes

Ventilateurs, radiateurs et autres dispositifs

  • Caractéristiques thermiques des composants
  • Radiateurs, refroidisseurs
  • Résistance de contact
  • Boîtiers, ventilateurs et autres systèmes de refroidissement
  • Exemples de calculs

Simulation thermique avec le logiciel TRM

  • Stack-up, empilage des couches du PCB
  • Import des fichiers Gerber
  • Import des fichiers de perçage
  • Placement des composants
  • Puissance et intensité, Watt et Ampère
  • Calculs en régime établi et transitoire Post-traitement
  • Environnement
  • Résultats (température, chute de tension, densité de courant…)
  • Interface Altium Designer
  • Modification de la carte
  • Calculs en fonction du temps
  • PWM – Pulse Width Modulation

Encadrement

Docteur en physique, spécialiste au niveau des aspects thermiques

Sanction et modalité de suivi

  • Test sous forme de QCM et fiches de présence émargées
  • Enquête de satisfaction
  • Remise d »une attestation avec évaluation des acquis

Durée – Délai d’inscription – Tarif

Cette formation dure 2 jours, l’inscription doit être validée au plus tard 2 jours avant la date de session. Le tarif est 1600€ HT par personne pour une participation à une formation planifiée en inter-entreprise

Lieu de formation

La formation se déroule à distance pour une session en inter-entreprise, à distance ou en présentiel sur site.

Sessions de formation en inter-entreprise à venir

Nous consulter
Retour en haut